

Министерство образования Республики Беларусь
Учреждение образования
«Белорусский государственный университет
информатики и радиоэлектроники»

Кафедра электронных вычислительных машин

Д.И. Самаль, В.В. Колонов

***СТРУКТУРНАЯ И ФУНКЦИОНАЛЬНАЯ
ОРГАНИЗАЦИЯ ЭВМ. ПОВЫШЕНИЕ ПРОИЗВОДИ-
ТЕЛЬНОСТИ ЦЕНТРАЛЬНОГО ПРОЦЕССОРА***

Лабораторный практикум
для студентов специальности

1-40 02 01

“Вычислительные машины, системы и сети”
всех форм обучения

Минск БГУИР 2010

ТРЕБОВАНИЯ К КУРСОВОМУ ПРОЕКТУ ПО ДИСЦИПЛИНЕ «СТРУКТУРНАЯ И ФУНКЦИОНАЛЬНАЯ ОРГАНИЗАЦИЯ ЭВМ»

6.1 СОДЕРЖАНИЕ КУРСОВОГО ПРОЕКТА СиФО ЭВМ

Курсовой проект по дисциплине СиФО ЭВМ является логическим завершением лекционного материала и обобщением обоих лабораторных практикумов по курсу. Тема курсового проекта – «Разработка микро-ЭВМ на ПЛИС».

При разработке курсового проекта настоятельно рекомендуется использовать наработанные в ходе выполнения лабораторных работ схемотехнические решения отдельных блоков.

Курсовой проект должен содержать:

- пояснительную записку объемом не менее 30 страниц, выполненных шрифтом Times New Roman 14, с одинарным междустрочным интервалом.
- графическую часть, содержащую не менее чем, четыре чертежа формата А3,
- компакт диск с исходными схемами проекта, выполненными в САПР Altera Quartus v. 7.11 – v. 9.0.

Оформление чертежей курсового проекта должно соответствовать требованиям, приведенным в методических указаниях к дипломному проектированию [15].

1.1.1. Содержание пояснительной записки

Пояснительная записка должна содержать следующие обязательные разделы:

Лист задания с вариантом разрабатываемой микро-ЭВМ (1 стр.)

Введение - реферативное описание архитектурных свойств заданного варианта микро-ЭВМ (1 стр.)

1. Разработка общей структуры микро-ЭВМ (6-9 стр.)

- 1.1. Функциональный состав микро-ЭВМ (2-3 стр.)
- 1.2. Разработка системы команд (2-3 стр.)
- 1.3. Описание взаимодействия всех блоков микро-ЭВМ при выполнении команд программы (2-3 стр.)

2. Разработка основных устройств микро-ЭВМ (11-18 стр.)

2.1. Запоминающие устройства. Функциональный состав и временные диаграммы работы ОЗУ (1-2 стр.)

2.2. Устройство управления: а) Центральный узел распределения управляющих сигналов; б) Узел местного управления фазами выполнения команд; в) Блок указателя команд IP и блок регистра кода команд IR. г) Блок управления стековой памятью (3-4 стр.)

2.3. Арифметико-логическое устройство: а) Логическое построение АЛУ и блок РОНов; б) Реализация арифметических и логических операций (2-3 стр.)

2.4. Организация кэш-памяти процессора (2-3 стр.)

- 2.5. Описание системы предсказания переходов (1-2 стр.)
- 2.6. Аппаратура и функционирование КПП (1-2 стр.)
- 2.7. Описание арбитра шины (1-2 стр.)
- 3. Функциональное моделирование (8-14 стр.)
 - 3.1. Всех указанных выше блоков по отдельности (6-10 стр.)
 - 3.2. Описание временной диаграммы работы всего устройства (2-4 стр.)
- 4. Анализ и оптимизация разработанной микро-ЭВМ (3-5 стр.)
 - 4.1. Сокращение длительности выполнения отдельных команд (1-2 стр.)
 - 4.2. Конвейерное выполнение фаз последовательностей команд (2-3 стр.)
 - 4.3. Реализация микропрограммного варианта устройства управления (2-3 стр.)

Заключение – общие технические характеристики разработанной микро-ЭВМ по архитектуре, быстродействию, топологическим свойствам, оптимальности конструкторских решений (1-2 стр.).

Все функциональные блоки, которые не будут представлены на чертежах А3 должны быть отображены в пояснительной записке на отдельных листах формата А4.

1.1.2. Критерии оценки курсового проекта

Курсовой проект будет оцениваться по 10 бальной системе исходя из следующих критериев:

- 1. Наличие в тексте ПЗ более трёх предложений, являющихся плагиатом, – минус 1 балл итоговой оценки.
- 2. Отсутствие в ПЗ функционального блока или несоответствие блока, выданному варианту – минус 1 балл за каждый блок.
- 3. Отсутствие результатов общего моделирования всех блоков разрабатываемой ЭВМ в одном общем проекте – минус 1 балл.
- 4. Небрежное оформление ПЗ – т.е. наличие орфографических, грамматических, синтаксических, стилистических ошибок (более 5 шт. на ПЗ), небрежно отформатированный текст (отсутствие единого стиля), нарушение нумерации подзаголовков и рисунков, небрежно оформленный список литературы – минус 1 балл.
- 5. Небрежное оформление чертежей – рамки не по ГОСТам, отсутствие линий связи для шин и основных управляющих сигналов – минус 1 балл.
- 6. Логическая нестыковка разработанных модулей между собой (несоответствие по функционалу, сигналам) – минус 1 балл.
- 7. Отсутствие дампов памяти при моделировании работы ОЗУ, ПЗУ, кэш-памяти – минус 1 балл.
- 8. Плагиат блоков – минус 1 балл за блок.
- 9. Отсутствие в тексте ПЗ листинга программы включающей в себя все команды разработанной архитектуры микро-ЭВМ, приведённой в символьном и бинарном виде – **курсовой к защите не принимается.**

Дополнительные баллы будут начисляться за нижеследующее:

1. Курсовые проекты, сданные на проверку до 1 мая текущего года – плюс 1 балл.
2. Подробное описание устройства управления, формул логических сигналов – плюс 1 балл.
3. Грамотное обоснование выбора того или иного схемотехнического решения – плюс 1 балл.
4. Оптимизация работы всей системы в целом, с примерами моделирования до оптимизации и после неё – плюс 1 балл.
5. Красота схемотехнического решения любого сложного блока – плюс 1 балл.

Таблица 6. Варианты построения микро-ЭВМ на ПЛИС

№ п/п	Тип арх-ры	Разрядность шин		Память			Р О Н	КЭШ		
		Адр	дан ных	ПЗУ	ОЗУ	Тип Адресации*		шт.	k	Алгоритм Замещ-я строк
1	Гар- вард- ская	8	8	синхр	синхр	Косвенная	4	2	LRU	Сквозн. с отоб- раж
2		12	16			8	4			
3		14	8			Прям рег	10	2	Наиб давн хранения	
4		16	16				12	4		
5	Прин- стон- ская	8	8	Асинхр	асинхр	косвенная	14	2	Без анализа	Сквозн. без отображ
6		12	16			16	4			
7		14	16			Прям рег	4	2	LRU	
8		16	8				8	4		
9	Гар- вард- ская	8	8	Синхр	асинхр	Косв рег	10	2	Наиб давн хранения	про- стая от- лож
10		12	8			12	4			
11		14	16			Базов смещ	14	2	Без анализа	
12		16	16				16	4		
13	Прин- стон- ская	8	16	Асинхр	синхр	Косв рег	4	2	LRU	Про- стая от- лож
14		12	16			8	4			
15		14	8			Базов смещ	10	2	Наиб давн хранения	
16		16	8				12	4		
17	Гар- вард- ская	8	16	Асинхр	синхр	непосредств	16	4	Без анализа	Флагов отлож
18		12	8			20	2			
19		14	8			Прям Рег	24	4	LRU	
20		16	16				28	2		
21	Принстон- ская	8	16	Синх	асинхр	непосредств	16	4	Наиб давн хранения	Сквозн. с отображ
22		12	8			20	2			
23		14	16			Прям рег	24	4	Без анализа	
24		16	8				28	2		
25	Гар- вард- ская	8	8	Асинхр	Асинх р	Относ смещ	10	4	LRU	Флагов отлож
26		12	16			12	2			
27		14	8			Баз инд	14	4	Наиб давн хранения	
28		16	16				16	2		
29	Прин- стон- ская	8	8	Синхр	Синхр	Относ смещ	4	4	Без анализа	Простая отлож
30		12	16			8	2			
31		14	16			Баз инд	10	4	LRU	
32		16	8				12	2		

Таблица 7. Продолжение вариантов задания

№ п/п	АЛУ*			Арбитраж шин	Стек Объем/ напр роста	Схема Предск. переходов		КП/ДП		
	Арифм. К-ды	Логич. К-ды	Сдвиговые К-ды				Бит, тип шаб- лона	Нач.Адр./ Объем (Б)		
1	INCS	NOT, AND	SLL	Централ парал	4/вверх	A2	3, PC ⊕ GHR	4	4	
2			SRL		5/вниз			6	8	
3		OR, NOR	SLA		6/вверх	A4	4, PC(2) GHR(2)	8	1 2	
4			SRA		7/вниз			10	6	
5	SUB	NAND,NOR	ROL	Централ послед	8/вверх	A3		4	1 0	
6			ROR		9/вниз			6	8	
7		NOTZ, AND	SLL		10/вверх	A5	4 GHR	8	1 2	
8			SRL		11/вниз			10	6	
9	CMP	XOR, NAND	SLA	Децентр парал	12/вверх	A2	5, PC	4	6	
10			SRA		4/вниз			6	1 0	
11		NXOR, OR	ROL		5/вверх	A4		8	4	
12			ROR		6/вниз			10	8	
13	ADDC	AND, OR	SLL	Децентр кольц	7/вверх	A3			4	6
14			SRL		8/вниз				6	1 0
15		NAND, NOTZ	SLA		9/вверх	A5	4, PC ⊕ GHR	8	4	
16			SRA		10/вниз			10	8	
17	ADDC	NOT, AND	ROL	Централ парал	11/вверх	A2		24	1 2	
18			ROR		12/вниз			16	8	
19		OR, NOR	SLL		4/вверх	A4	4, PC(2) GHR(2)	8	2 0	
20			SRL		5/вниз			10	2 4	
21	CMP	NAND,NOR	SLA	Централ послед	6/вверх	A3		24	1 0	
22			SRA		7/вниз			8	1 6	
23		NOTZ, AND	ROL		8/вверх	A5	4, PC	12	8	
24			ROR		9/вниз			8	1 0	
25	SUB	XOR, NAND	SLL	Децентр парал	10/вверх	A2	3, PC ⊕ GHR	24	1 2	
26			SRL		11/вниз			16	1 6	
27		NXOR, OR	SLA		12/вверх	A4	4, PC(2) GHR(2)	8	2 0	
28			SRA		4/вниз			10	2 4	
29	INCS	AND, OR	ROL	Децентр кольц	5/вверх	A3		4	6	
30			ROR		6/вниз			6	1 0	
31		NAND, NOTZ	SLL		7/вверх	A5	5 GHR	8	4	
32			SRL		8/вниз			10	8	

***Прим. (для всех вариантов):** Помимо указанных в таблице 7 команд для всех вариантов необходимо реализовать обязательные команды – MOV adr, reg;

MOV reg, adr; JMP adr; PUSH reg, POP reg, HLT, а так же в дополнение к указанным в варианте способам адресации **необходимо реализовать прямую адресацию памяти.**

При реализации АЛУ и УУ обязательно предусмотреть наличие регистра флагов.

1.1.3. Расшифровка команд в таблице

SLL (Shift Left Logical) – логический сдвиг влево,
SRL (Shift Right Logical) – логический сдвиг вправо,
SLA (Shift Left Arithm.) – арифметический сдвиг влево,
SRA (Shift Right Arithm.) – арифметический сдвиг вправо,
ROL (Rotate Left Log.) – циклический сдвиг влево,
ROR (Rotate Right Log.) – циклический сдвиг вправо,
INCS (инкремент по флагу S) – увеличение на значение флага S,
ADDC (сложение с учетом переноса) – сложение с учётом флага CF,
SUB - вычитание,
CMP (3 выхода: больше, меньше или равно) – сравнение двух операндов,
NOT – логическое отрицание,
AND – логическое умножение,
OR – логическое сложение,
NOR – логическая операция ИЛИ-НЕ,
NAND – логическая операция И-НЕ,
NOTZ – инверсия по флагу Z,
XOR – исключающее ИЛИ,
NXOR – исключающее ИЛИ-НЕ.

Список литературы

1. Столлингс, У. Структурная организация и архитектура компьютерных систем/ У. Столлингс. 5-е изд. – М.: "Вильямс", 2001. Пер. с англ. – 892 с.
2. Таненбаум, Э. Архитектура компьютерных систем/ Э. Таненбаум. 4-е изд. – М.: "ПИТЕР", 2002. Пер. с англ. – 698 с.
3. Цилькер, Б.Я. Организация ЭВМ и систем/ Б.Я. Цилькер, С.А. Орлов. – М.: "Питер", 200. – 668 с.
4. Yeh T.Y. and Patt Y.N. Alternative Implementations of Two-Level Adaptive Branch Prediction, The 19th Annual International Symposium on Computer Architecture Gold Coast, Australia, May 19-21, 1992, pp 124 -134.
5. Грушвицкий, Р. Проектирование систем на микросхемах программируемой логики/ Р. Грушвицкий. – СПб.: "Питер", 2002. – 608 с.
6. Угрюмов Е. Цифровая схемотехника. - М.: "С-Петербург", 2001, 518 стр.
7. Майоров С.А. Введение в микроЭВМ. - Л.: Машиностроение, 1988.
8. Соловьев В.В. Проектирование функциональных узлов цифровых систем на программируемых логических устройствах. - Мн.: "Бестпринт", 1996.
9. Солонина А. Алгоритмы и процессоры цифровой обработки сигналов. - СПб.: "Питер", 2001. – 464 с.
10. Гук М. Аппаратные интерфейсы. Энциклопедия. – СПб.: "Питер", 2002. – 528 с.
11. Шагурин И.И. Процессоры семейства Intel P6. Архитектура, программирование, интерфейс. – М.: "Телеком", 2000. – 248 с.
12. Рудометов Е. Материнские платы и чипсеты. – СПб.: "Питер", 2000. – 256 с.
13. Бибило П.Н. Синтез логических схем с использованием языка VHDL. М.: СОЛОН-Р, 2002.
14. Антонов А. П. Язык описания цифровых устройств AlteraHDL. - М. : РадиоСофт, 2001.
15. Глецевич И.И., Прытков В.А., Отвагин А.В. Методические указания по дипломному проектированию для студентов специальности 40 02 01 «Вычислительные машины, системы и сети». – Минск БГУИР, 2009, 99 с.

Св. план 57, поз.

Учебное издание

Самаль Дмитрий Иванович
Колонов Виталий Валентинович

“Структурная и функциональная организация ЭВМ”
Лабораторный практикум
для студентов специальности 1- 40 02 01

Редактор Г.С. Корбут

Корректор

Подписано в печать

Формат 60х84

1/16.

Бумага офсетная.

Печать ризографическая.

Усл.печ.л.

Уч.-изд.л. 2,0

Тираж экз.

Заказ

Издатель и полиграфическое исполнение: Учреждение образования
«Белорусский государственный университет информатики и радиоэлектроники»
ЛИ № 02330.0494371 от 16.03.2009. ЛП № 02330.0494175 от 03.04.2009
220013, Минск, П. Бровки, 6.